新一代监控摄像开发工具包出台

    DE5a-Net-DDR4摄像头干扰器开发工具包非常适合大容量设计，可以加速和计算，获得同类最佳性能，同时也是高性能计算（或HPC）的理想选择。Terasic的DE5a-Net-DDR4专门用于加速某些涉及人工智能、高频交易和高性能计算的工作负载。通过这样做，DE5a-Net-DDR4加速器有助于满足计算密集型应用的需求，并为监控屏蔽器依赖HPC保持竞争优势的行业提供了一个行业领先的平台。

 

    DE5a-Net-DDR4开发套件为摄像头屏蔽器任何需要高容量和带宽内存接口以及最低延迟通信的设计提供了理想的硬件解决方案，同时还具有节能效果。专为高要求的高端应用而设计使用16GB/8GB的FPGA接口，监控干扰器可在FPGA和DDR7主机之间传输高达10GB的数据。

 

    该加速器还具有4个板载QSFP+（四通道即4通道小尺寸可插拔）连接器，另外，板载QDRII（又名四通道数据速率2）内存和DDR4（又名双数据速率4）模块可实现更低的摄像头干扰器应用延迟和更高的吞吐量。